بهینه سازی عملکرد مدار مجتمع قابل پیکر بندی برای پیاده سازی شبکه های عصبی عمیق

چکیده مقاله

استفاده از شبکه های عصبی عمیق رور به روز در حال افزایش است و هر روز کاربرد های بیشتری از آن مورد استفاده محققین قرار می گیرد از طرفی پیاده سازی بهینه شبکه های عصبی عمیق روی سخت افزار ها همیشه یکی از دغدغه های مهم محققین بوده چرا که آن ها می خواهند تمرکز خود را روی فریمورک های سطح بالایی همچون تنسورفلوها قرار دهند و با استفاده از زبان های سطح بالا مدل های خود راطراحی کنند و درگیر پیاده سازی های سخت افزاری دشوار نشوند یکی از اصلی ترین سخت افزار هادر کنار کارت های گرافیک و پردازنده های ASIC برای پیاده سازی مدل های شبکه های عصبی عمیق FPGA ها هستند چرا که قابل باز پیکر بندی بودنشان گزینه های بهینه سازی زیادی را در اختیار مان قرار می دهد در پژوهش پیش رو کامپایلری ارائه می شود که به طور خودکار می تواند مدل های شبکه های عصبی عمیق را از فریمورک های سطح بالایی همچون تنسورفلو دریافت کند و آن ها را به صورت بهینه روی FPGA ها پیاده سازی نماید در این پژوهش ابتدا به فضاهایی که می توان آن ها را بهبود داد اشاره می شود وسپس روند کلی کامپایلر تشریح خواهد شد در نهایت مشاهده می کنیم که نتایج کامپایلر تشریح خواهد شد در نهایت مشاهده می کنیم که نتایج کامپایلر ارائه شده می تواند با ابزارهای تجاری موجود در بازار رقابت کند

کلیدواژه‌ها

نویسندگان

مانی میرجوای

دانشجو کارشناسی ارشد معماری سیستم های کامپیوتری دانشگاه گیلان

مهدی امینیان

استادیار گروه مهندسی کامپیوتر ،دانشکده فنی دانشگاه گیلان

میرجوای، مانی و امینیان، مهدی،1401،بهینه سازی عملکرد مدار مجتمع قابل پیکر بندی برای پیاده سازی شبکه های عصبی عمیق،اولین کنفرانس بین المللی و ششمین کنفرانس ملی کامپیوتر، فناوری اطلاعات و کاربردهای هوش مصنوع�

ارائه‌شده در

مجموعه مقالات دومین کنفرانس بین المللی و هفتمین کنفرانس ملی کامپیوتر، فناوری اطلاعات و کاربردهای هوش مصنوعی8 اسفند 1402 · اهواز