ارائه یک الگوریتم مسیریابی تحمل پذیر اشکال با قابلیت بازپیکربندی در شبکه روی تراشه

چکیده مقاله

شبکه روی تراشه به عنوان زیر ساخت مناسب جهت ارتباط بین واحدهای پردازشی در یک تراشه معرفی شده است از طرفی کوچک شدن ادامه دار ابعاد ترانزیستورها و افزایش چگالی آنها روی تراشه، احتمال رخداد اشکالهای متعددی در هنگام ساخت و حین کار سیستم را افزایش داده است از اینرو مواجهه با اشکال یکی از چالش های مهم در طراحی سیستم روی تراشه در فناوری زیر میکرون است بر همین اساس در این مقاله یک الگوریتم مسیریابی تحمل پذیر اشکال شبکه روی تراشه با قابلیت باز پیکربندی ارائه شده است نتایج شبیهسازی بیانگر آن است که الگوریتم پیشنهادی با سربار مساحتی معقول، عملکرد مناسبی از منظر میانگین تعداد گام ارسال، راندمان و مصرف انرژی دارد

کلیدواژه‌ها

نویسندگان

عباس دهقانی

استادیار دانشگاه یاسوج، دانشکده فنی مهندسی، گروه برق

�هقانی، عباس،1395،ارائه یک الگوریتم مسیریابی تحمل پذیر اشکال با قابلیت بازپیکربندی در شبکه روی تراشه،دومین کنفرانس بین المللی یافته های نوین پژوهشی در مهندسی برق و علوم کامپیوتر،رامسر

ارائه‌شده در

مجموعه مقالات سومین کنفرانس سراسری نوآوری های اخیر در مهندسی برق و کامپیوتر19 شهریور 1395 · تهران