چکیده مقاله
در این مقاله یک مبدل آنالوگ به دیجیتال ADC دو مرحله ای 10 بیتی که دارای زیر مبدلهای فلش 2 Flash بیتی و ثبات تقریب متوالی 8 SAR بیتی میباشد، معرفی شده است در ساختار مبدل تقریب متوالی، از یک مبدل دیجیتال به آنالوگ DAC با آرایه خازنی کاهش یافته استفاده شده است که برای بدست آوردن ولتاژ باقیمانده در طبقه اول نیز مورد استفاده قرار می گیرد برای بدست آوردن سطوح مختلف ولتاژ در DAC از یک انتگرال گیر در زیر مبدل SAR استفاده شده است و به همین دلیل الگوریتم تقریب متوالی برای ساختار جدید تغییر یافته است مبدل دو مرحله پیشنهادی در 10 پالس ساعت عملیات تبدیل سیگنال ورودی آنالوگ را به دیجیتال انجام می دهد برای بررسی بیشتر، مبدل پیشنهادی در تکنولوژی 0/18 میکرومتر با ولتاژ تغذیه 1/8 ولت طراحی و شبیه سازی شده است نتایج شبیه سازی نشان می دهند که نسبت سیگنال به نویز و اعوجاج SNDR برای پهنای باند ورودی 640 کیلوهرتز 60/2 دسیبل، بیت موثر 9/7 ENOB بیت و مصرف توان 1/8 میلی وات می باشند
کلیدواژهها
نویسندگان
میلاد تکجو
گروه برق و الکترونیک، دانشکده فنی، دانشگاه گیلان، رشت، ایران
شهباز ریحانی
استادیار گروه برق، دانشگاه گیلان، رشت، ایران
شیوه ارجاع
�کجو، میلاد و ریحانی، شهباز،1399،مبدل آنالوگ به دیجیتال10 بیتی دو مرحله ای فلش- تقریب متوالی با استفاده از مبدل دیجیتال به آنالوگ ادغام شده با ویژگی آرایه خازنی کاهش یافته،هفتمین کنگره ملی تازه یافته های مهندسی برق ایران،تهران
ارائهشده در
مجموعه مقالات هفتمین کنگره ملی تازه یافته های مهندسی برق ایران20 خرداد 1399 · تهران