چکیده مقاله
طراحی مبدلهای آنالوگ به دیجیتال، بخش ضروری سیستم هایی هستند که در آنها پردازش سیگنال انجام می گیرد ازکاربردهای مانند مخابرات بیسیم، پردازش تصویر و تجهیزات پزشکی نیاز به مبدل هایی است که علاوه بر دارا بودن تعدادبیت های خروجی بالا، بتوانند با سرعت مناسبی از سیگنال ورودی نمونه برداری کنند بلوک های اصلی این مبدل، مدار نمونهبردار و نگهدارنده Boosted Clock، مقایسه گر دینامیکی، رجیستر تقریب متوالی، مبدل دیجیتال به آنالوگ می باشد از بحث های مهم این طراحی برای کاهش توان مصرفی می توان به ساختار مقایسه گر و بلوک داخلی رجیستر تقریب متوالی اشارهکرد رزولوشن ۸ بیت و توان مصرفی پایین در حد میکرو وات، بعنوان هدف اصلی طراحی انتخاب شده است این مدار پیشنهادی در تکنولوژی ۴۵ نانومتر CMOS در کتابخانه شرکت TSMC تحت عنوان BSIM طراحی و در نرم افزار Hspice ۲۰۰۸ شبیه سازی شده است
کلیدواژهها
نویسندگان
محمدرضا پورکریمی خیاوی
کارشناسی ارشد برق الکترونیک، گروه برق و کامپیوتر، دانشکده فنی و مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران
جواد جاویدان
دانشیار گروه برق و کامپیوتر، دانشگاه محقق اردبیلی، اردبیل، ایران
علی برمکی
کارشناسی ارشد برق الکترونیک، گروه برق و کامپیوتر، دانشکده فنی و مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران
فاطمه رضائی
کارشناسی ارشد برق الکترونیک، گروه برق و کامپیوتر، دانشکده فنی و مهندسی، دانشگاه زنجان، زنجان، ایران
شیوه ارجاع
پورکریمی خیاوی، محمدرضا و جاویدان، جواد و برمکی، علی و رضائی، فاطمه،1400،مبدل آنالوگ به دیجیتال تقریب متوالی ۸ بیتی توان پایین در تکنولوژی ۴۵ نانومتر،هشتمین کنگره ملی تازه های مهندسی برق و کامپیوتر ایران،تهران
ارائهشده در
مجموعه مقالات هشتمین کنگره ملی تازه های مهندسی برق و کامپیوتر ایران28 بهمن 1400 · تهران