چکیده مقاله
در این مقاله طراحی، سنتز و شبیه سازي جداول جریان بلوك کنترل کننده در سوئیچ OpenFlow روي تراشه پردازشی FPGA انجام شده است طراحی جداول جریان بلوك کنترل کننده با کم کردن تأخیر و بهبود بازدهی براي بهینه سازي و بهبود عملکرد سوئیچ، نوآوري این پروژه خواهد بود براي ارزیابی در دستیابی به این هدف، نتایج حاصل از شبیه سازي و سنتز با چند مورد از کارهاي انجام شده در این زمینه مقایسه گردیده است معماري پیشنهادي جدید که ترکیب دو روش خط لوله و موازي سازي حافظه هاست ارائه و نتایج شبیه سازي و پیاده سازي به دس ت آمده است مطابق نتا یج به دست آمده استفاده از ساختار پیشنهادي که به صورت خط لوله طراحی شده است نرخ جست وجوی جریان می تواند تا 400 MilionLookup/second برسد که نسبت به تحقیقات به روز دنیا بهبود داشته است
کلیدواژهها
نویسندگان
الهام جواهری
گروه کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران،ایران
سمیرا سعیدی
گروه کامپیوتر، دانشکده فنی و مهندسی، واحد تهران مرکزی، دانشگاه آزاد اسلامی، تهران، ایران
شیوه ارجاع
�واهری، الهام و سعیدی، سمیرا،1399،بهبود سرعت کنترل کننده جدول جریان در سوئیچ OpenFlow روی بستر FPGA با استفاده از ساختار خط لوله،یازدهمین کنفرانس ملی علوم و مهندسی کامپیوتر و فناوری اطلاعات،بابل
ارائهشده در
مجموعه مقالات یازدهمین کنفرانس ملی علوم و مهندسی کامپیوتر و فناوری اطلاعات27 آذر 1399 · بابل