چکیده مقاله
دراین مقاله یک جمع کننده تک بیتی براساس منطق مدارات مدجریان پیشنهاد شده است که بکمک یک روش بهینه یابی پیشنهادی خودکار ابعادترانزیستورهای آن تنظیم خواهد شد این روش بهینه سازی براساس الگوریتم PSO و استفاده ازنرم افزارهای MATLAB HSPICE به طور همزمان می باشد سه استراتژی برای تنظیم ابعاد ترانزیستورها درنظر گرفته شده است این سه استراتژی شامل استراتژی توان مصرفی پایین سرعت بالا و پایین بودن ضرب توان درتاخیر می باشد تکنولوژی 0 18 μmبرای تمامی شبیه سازی ها درنظر گرفته شده است
کلیدواژهها
نویسندگان
ابوالفضل زرگری
دانشگاه آزاد اسلامی واحد نجف آباد
مهدی دولتشاهی
دانشگاه آزاد اسلامی واحد نجف آباد
شیوه ارجاع
�رگری، ابوالفضل و دولتشاهی، مهدی،1394،یک تمام جمع کننده تک بیتی با سرعت بالا و توان مصرفی پایین براساس منطق مدجریان،کنفرانس بین المللی یافته های نوین پژوهشی درمهندسی برق و علوم کامپیوتر،تهران
ارائهشده در
مجموعه مقالات سومین کنفرانس ملی محاسبات نرم علوم مهندسی در صنعت و جامعه1 اسفند 1402 · ایرانشهر