طراحی گیرنده دیجیتال رادارپالسی باقابلیت پیکربندی مجدد برای کشف هدف و پیاده سازی آن برروی تراشه FPGA

چکیده مقاله

گیرنده دیجیتال قابل پیکربندی مجددبااستفادها زتراشه FPGA برای سیستم های راداری بخاطر انعطاف پذیری زیاد نیازمندی منابع محدود سرعت پیاده سازی و عیب یایب قابلیت پردازش موازی و سهولت پیکربندی مجدد بسیارموردتوجه قراردارد همچنین باارتقا چشمگیرکارایی تراشه های FPGA افزایش سرعت ای سی های نمونه بردار و پیشرفت تکنیکهای پردازش سیگنال بکارگیری گیرنده دیجیتال برای سیستم های راداری که نیازمند سرعت و حجم زیاد پردازش ها می باشد استفاده ازگیرنده دیجیتال با کمک تراشه FPGA بجای روشهای قدیمی انالوگ می تواندمنجر به کارایی بالاتر قابلیت اطمینان بیشتر هزینه کمتر و سخت افزار کوچکتر شود نرم افزار ارایه شده شرکت زایلینکس به نام XSG امکان طراحی و توسعه ساده تر درمحیط نرم افزار سیمولینک مطلب را برای تراشه های این شرکت فراهم می اورد دراین مقاله گیرنده دیجیتالی برای یک رادارپالسی خاص با قابلیت کشف هدف به کمک نرم افزار XSG طراحی شده است

کلیدواژه‌ها

نویسندگان

فرشاد روایی

دانشجوی کارشناسی ارشدرادیوالکترونیک دانشگاه صنعتی مالک اشتر

رضا فاطمی مفرد

استادیار دانشکده مهندسی برق دانشگاه صنعتی مالک اشتر

علیرضا صفایی اردستانی

عضو هیئت علمی دانشکده مهندسی برق دانشگاه صنعتی مالک اشتر

�وایی، فرشاد و فاطمی مفرد، رضا و صفایی اردستانی، علیرضا،1394،طراحی گیرنده دیجیتال رادارپالسی باقابلیت پیکربندی مجدد برای کشف هدف و پیاده سازی آن برروی تراشه FPGA،کنفرانس بین المللی یافته های نوین پژوهشی درمهندسی برق و علوم کامپیوتر،تهران

ارائه‌شده در

مجموعه مقالات سومین کنفرانس ملی محاسبات نرم علوم مهندسی در صنعت و جامعه1 اسفند 1402 · ایرانشهر