طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین با دقت و سرعت بهبودیافته

چکیده مقاله

در این مقاله روشی جهت بهبود توان مصرفی یک مبدل آنالوگ به دیجیتال پایپ لاین 10 بیتی پر سرعت با دقت بالا ارائه شده است بر اساس روشی بهینه در تعیین زمان های نشست سیگنال کوچک و سیگنال بزرگ، جریان مصرفی آپ امپهای دو طبقه با جبرانسازی میلر کمینه میشود و رابطه ای بسته بر حسب پارامترهای اصلی آپامپ، برای جریان مصرفی بهینه آن بدست میآید، ولی در اینجا به جای استفاده از آپامپهای دو طبقه با جبرانسازی میلر، از جبرانسازی کسکود استفاده شده است این روش جبرانسازی، روشی برتر برای تقویت کننده کلاس AB که کاربرد مناسبی در آپامپهای به کار رفته در مبدلهای پایپلاین ولتاژ پایین با دقت بالا دارد، ارائه میکند برای شبیه سازی و مقایسه با کارهای مشابه از کیت طراحی CMOS 0 18μm TSMC RF استفاده شده است روش طراحی پیشنهادی که درسطح مداری و سیستمی انجام شده است، تحت منبع تغذیه 1 5v توان 7mw را مصرف میکند مهمترین کاربردهای مبدل های آنالوگ به دیجیتال پایپ لاین 10 بیتی با فرکانس نمونه برداری 40MS/s و SNR بالا در دوربینهای دیجیتال، سیستم های تصویر برداری پزشکی، ابزار دقیق و سیستم های مخابراتی نظیر WiFi می باشد

کلیدواژه‌ها

نویسندگان

شعله شجری

دانشجوارشد الکترونیک دانشگاه آزاد اسلامی واحد دماوند

حمیدرضا صدر منوچهری نائینی

عضو هیأت علمی استادیار و مدیر گروه ارشد الکترونیک، دانشگاه آزاد اسلامی واحد دماوند

�جری، شعله و صدر منوچهری نائینی، حمیدرضا،1394،طراحی یک مبدل آنالوگ به دیجیتال پایپ لاین با دقت و سرعت بهبودیافته،کنفرانس ملی دستاورهای نوین در برق وکامپیوتر،اسفراین

ارائه‌شده در

مجموعه مقالات کنفرانس ملی دستاورهای نوین در برق وکامپیوتر8 مهر 1394 · اسفراین