چکیده مقاله
در سیستم های ارتباطی بی سیم مدرن پیش اعوجاج ساز دیجیتالی DPD به منظور جبران اثرات غیرخطی تقویت کننده های توان PA به صورت گسترده مورد استفاده قرار میگیرد مدلهای مرسوم برای پیاده سازی پیش اعوجاج ساز دیجیتالی دارای پیچیدگی محاسباتی بالایی بوده و سبب اشغال منابع سخت افزاری میشوند در این مقاله یک حالت ساده شده از مدل چندجمله ای با اثرات حافظه MP مناسب برای پیاده سازی پیش اعوجاج ساز دیجیتالی بر روی FPGA ارایه میشود مدل ارایه شده توسط سیگنالهای LTE با پهنای باند 5MHz و 10MHz مورد آزمایش قرار گرفت و مشاهده گردید که بعد از اعمال پیش اعوجاج ساز دیجیتالی، نسبت توان کانال مجاور ACPR از حدود 20dBc به حدود 43dBc بهبود یافت مدل ساده شده در مقایسه با مدل چندجمله ای مرسوم عملکرد خطی سازی مشابهی داشته در حالی که 28% تعداد ضرایب کمتری دارد
کلیدواژهها
نویسندگان
سبحان عبدالملکی
دانشجوی کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران
جواد جاویدان
دانشجوی کارشناسی ارشد، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران دانشیار، گروه مهندسی برق، دانشکده فنی مهندسی، دانشگاه محقق اردبیلی، اردبیل، ایران
شیوه ارجاع
�بدالملکی، سبحان و جاویدان، جواد،1396،یک حالت ساده شده از مدل چندجمله ای با اثرات حافظه مناسب برای پیاده سازی پیش اعوجاج ساز دیجیتالی بر روی FPGA،پنجمین کنفرانس بین المللی مهندسی برق و کامپیوتر با تاکید بر دانش بومی،تهران
ارائهشده در
مجموعه مقالات پنجمین کنفرانس بین المللی مهندسی برق و کامپیوتر با تاکید بر دانش بومی19 بهمن 1396 · تهران