چکیده مقاله
در این مقاله یک مقایسه کننده درختی 64 بیتی با ساختار درخت متفاوت برای کاربردهای با کارایی بالا و توان مصرفی پایین ارایه شده است با استفاده از الگوریتم SDWTA ، معادلات جدیدی برای مقایسه دو عدد 2 بیتی به دست آمده است بر خلاف معادلات قراردادی ، پیاده سازی این معادلات با منطق استاتیک سرعت مدار را محدود نخواهد کرد بنابراین دیگر نیازی به طبقه ی پیش کدینگ نخواهد بود با حذف طبقه ی پیش کدینگ حجم سخت افزار مورد نیاز تقریبا0 نصف شده و توان مصرفی کاهش می یابد علاوه بر این استفاده از مقایسه کننده 2 بیتی به جای طبقه ی پیش کدینگ و سپس ترکیب نتایج آنها، سرعت مقایسه کننده را افزایش می دهد مقایسه کننده درختی پیشنهادی ما با استفاده از نرم افزار Hspice Level 49 در پروسه ی 0/18 µm CMOS ، با ولتاژ مرجع 1/8 ولت، شبیه سازی شده است تاخیر کل مقایسه کننده پیشنهادی 386ps و توان مصرفی آن 213mw می باشد نتایج شبیه سازی نشان می دهد که در مقایسه کننده پیشنهادی مصرف انرژی نسبت به بهترین کار اخیر 76/92% بهبود داده شده است
کلیدواژهها
نویسندگان
پریا فرج زاده
پژوهشکده میکروالکترونیک ، دانشگاه ارومیه ، ارومیه ، ایران
عبدالله خویی
استاد گروه الکترونیک ،پژوهشکده میکروالکترونیک ، دانشگاه ارومیه ، ارومیه ، ایران
شیوه ارجاع
فرج زاده، پریا و خویی، عبدالله،1396،یک مقایسه کننده ی درختی 64 بیتی با بهره انرژی بالا،پنجمین کنفرانس بین المللی مهندسی برق و کامپیوتر با تاکید بر دانش بومی،تهران
ارائهشده در
مجموعه مقالات پنجمین کنفرانس بین المللی مهندسی برق و کامپیوتر با تاکید بر دانش بومی19 بهمن 1396 · تهران